鎖相環如何確定分頻多少

❶ 鎖相環整數分頻和小數分頻的區別是什麼

鎖相環作為時鍾發生器在現階段 S O C 晶元中的應用越來越廣泛， 高精度、 低功耗的鎖相環得到了更大的發展。 然而， 由於傳統整數型鎖相環電路本身的特點， 它的輸出頻率的解析度較低， 無法滿足一些需要高解析度輸出頻率的系統要求。 在這個情況下， 小數分頻的鎖相環由於輸出頻率解析度很高而得到了廣泛的應用。
鎖相環作為頻率合成的主要部件 , 由鑒相器( PD )、環路濾波器( LPF)、壓控振盪器( VCO )和可編程序 N 分頻器組成 。根據分頻器 1/ N 取值方式的不同 , 頻率合成鎖相環路主要有 2 種形式 : 整數分頻鎖相環和小數分頻鎖相環 。當 N 取整數時 , 為整數分頻鎖相環 ; 當N 取小數時 ,為小數分頻鎖相環 [1] 。
1 整數分頻鎖相環
整數分頻鎖相環外接一個固定頻率信號 f OS C ,經過 1/R 分頻後得到鑒相頻率f PD , 壓控振盪器 f VCO 經過 1/ N 分頻後與 f PD 鑒相 。在這個環路中 , 設頻率解析度為 f CH 。環路鎖定後 ,f VCO與 f OSC之間關系如下fVCO =fOSC ×NR考慮到輸出信號的相位雜訊特性 , 希望盡可能提高鑒相器頻率 f PD 而使 N 值最小 。因為 N 為整數 ,所以鑒相器頻率 f PD 最大可以選擇為頻率解析度 f CH 。鑒相器頻率 f PD 的計算公式如下f PD =GCD( f OC , f CH)式中 GCD( x , y) 表示 x 和 y 的最大公約數[1] 。
2 小數分頻鎖相環
小數分頻鎖相環工作方式下 , N 設定為小數 ,可以用下式表示N = N INT +FnumFden式中 N INT表示 N 值的整數部分 , Fnum表示分子 ,Fden表示分母 。於是 , 小數分頻鎖相環的鑒相頻率計算公式為f PD = GCD( f OSC , f CH ×Fden)比較整數和小數分頻鎖相環之間工作方式的不同 ,不難看出 ,整數分頻鎖相方式下 , 無法在單個環路實現高頻率 、小步進的頻率合成 ,需要通過多個環路才能實現 。而在小數分頻鎖相方式下則可以解決這一問題 [1] 。

❷ 鎖相環的原理

鎖相環
一．基礎理論
鎖相環路(Phase Locked Loop)是一個閉環的相位控制系統，它的輸出信號的相位能自動跟蹤輸入信號相位。系統框圖如下：
ui(t) uo(t) θ1(t) θ2(t)

當 與 相等時，兩矢量以相同的角速度旋轉，相對位置，即夾角維持不變，通常數值又較小，這就是環路的鎖定狀態。
從輸入信號加到鎖相環路的輸入端開始，一直到環路達到鎖定的全過程，稱為捕獲過程。設系統最初進入同步狀態 的時間為 。那麼從 的起始狀態到達進入同步狀態的全部過程就稱為鎖相環路的捕獲過程。捕獲過程所需的時間 稱為捕獲時間。顯然，捕獲時間 的大小不但與環路的參數有關，而且與起始狀態有關。
對一定的環路來說，是否能通過捕獲而進入同步完全取決於起始頻差 。若 超過某一范圍，環路就不能捕獲了。這個范圍的大小是鎖相環路的一個重要性能指標，稱為環路的捕獲帶 。
捕獲狀態終了，環路的狀態穩定在

(1-1)
這就是同步狀態的定義。只要在整個變化過程中一直滿足(1-1)式，那幺仍稱環路處於同步狀態。由上可知，在輸入固定頻率信號的條件之下，環路進入同步狀態後，輸出信號與輸入信號之間頻差等於零，相差等於常數，即

常數
這種狀態就稱為鎖定狀態。

鎖相環路的組成
鎖相環路為什幺能夠進入相位跟蹤，實現輸出與輸入信號的同步呢？因為它是一個相位的負反饋控制系統。這個負反饋控制系統是由鑒相器（PD）、環路濾波器（LF）和電壓控制振盪器（VCO）三個基本部件組成的，基本構成如圖：

實際應用中有各種形式的環路，但它們都是由這個基本環路演變而來的。下面逐個介紹基本部件在環路中的作用
鑒相器（PD） 是一個相位比較裝置，用來檢測輸入信號相位與反饋信號相位之間的相位差。輸出的誤差信號是相差的函數，即鑒相特性可以是多種多樣的，有正弦形特性、三角形特性、鋸齒形特性等等。常用的正弦鑒相器可用模擬相乘器與低通濾波器的串接作為模型。
環路濾波器（LP） 具有低通特性，它可以起到圖中低通濾波器的作用，更重要的是它對環路參數調整起差決定性的作用。
壓控振盪器（VCO） 是一個電壓—―頻率變換裝置，在環中作為被控振盪器，它的振盪頻率應隨輸入控制電壓 線性地變化。實際應用中的壓控振盪器的控制特性只有有限的線性控制范圍，超出這個范圍之後控制靈敏度將會下降。
壓控振盪器應是一個具有線性控制特性的調頻振盪器，對它的基本要求是：頻率穩定度好（包括長期穩定度與短期穩定度）；控制靈敏度 要高；控制特性的線性度要好；線性區域要寬等等。這些要求之間往往是矛盾的，設計中要折衷考慮。
壓控振盪器電路的形式很多，常用的有 壓控振盪器、晶體壓控振盪器、負阻壓控振盪器和 壓控振盪器等幾種。前兩種振盪器的頻率控制都是用變容管來實現的。由於變容二極體結電容與控制電壓之間具有非線性的關系，所以壓控振盪器的控制特性肯定也是非線性的。為了改善壓控特性的線性性能，在電路上採取一些措施，如與線性電容串接或並接，以背對背或面對面方式連接等等。在有的應用場合，如頻率合成器等，要求壓控振盪器的開環雜訊盡可能低，在這種情況下，設計電路時應注意提高有載品質因素和適當增加振盪器激勵功率，降低激勵級的內阻和振盪管的雜訊系數。
二. 環路的性能
環路的基本性能
如上所述，環路有兩種基本狀態。
其一是捕獲過程。評價捕獲過程性能有兩個主要指標。一個是環路的捕獲帶 ,即環路能通過捕獲過程而進入同步狀態所允許的最大固有頻差 。若 ，環路就不能通過捕獲進入同步狀態。故

另一個指標是捕獲時間 ，它是環路由起始時刻到進入同步狀態的時刻之間的時間間隔，捕獲時間 的大小除決定於環路參數之外，還與起始狀態有關。一般情況下輸入起始頻差越大， 就越大，通常以起始頻差等於 ，來計算最大捕獲時間，並把它作為環路的性能指標之一。
環路的另一個基本工作狀態是同步。環路鎖定之後穩態頻差.等於零。穩態相差通常總是存在的。它是一個固定值，反映了環路跟蹤的精度，是一重要的指標。此外，已經鎖定的鎖相環路，若再改變其固有頻差 ，穩態相差會隨之改變。當固有頻差 增大到某一值時，環路將不能維持鎖定。這個鎖相環路能夠保持鎖定狀態所允許的最大固有頻差稱為環路的同步帶，也是環路的一個重要參數。
上面提到的幾項指標是對環路最基本的性能要求。鎖相環路作為一個控制系統，要全面衡量它的性能尚有一系列的指標，諸如穩定性、響應速度、對干擾和雜訊的過濾能力等等。

環路的跟蹤性能
實際的鎖相環路在鎖定狀態之下的穩態相差通常是比較小的。鎖定之後，若輸入信號的相位 發生變化,被控振盪器的輸出相位 將進行跟蹤，在此過程中環路相差 是變化的。假如在整個跟蹤過程中，環路相差 始終比較小。這種可以將環路近似為線性系統來進行分析的跟蹤過程稱為線性跟蹤。應該注意，線性跟蹤是在環路的同步狀態下進行的，這是鎖相環路正常工作時最常見的情況，工程上有實用價值，應引起我們的重視。
當環路處於鎖定狀態時，輸出頻率與輸入頻率相同，兩者之間只有一穩態相差。在此條件下，若輸入信號發性相位或頻率的變化（干擾或調制所引起的），通過環路自身的控製作用，環路輸出信號，也即壓控振盪器的振盪頻率和相位，會跟蹤輸入信號的變化。如果是理想的跟蹤，輸出信號的頻率和相位應時時與輸入信號相同。其實不然，環路需有一個跟蹤過程。首先，出現過程，有暫態相位誤差，其次在到達穩定狀態後，據輸入信號形式的不同，有不同的相位誤差。上述由於輸入信號變化而引起的暫態相位誤差和穩態相位誤差的大小，是衡量環路線性跟蹤性能好壞的重要標志。它們不僅與環路本身的參數有關，還與輸入信號的變化形式有關。
根據分析可知，
對於同一種環路來說，輸入信號變化越快，跟蹤信能就越差。
同一信號加入不同的鎖相環路，其穩態相差是不同的。
事實上，決定環路穩態跟蹤相差的不是環路開環傳遞函數總極點的個數------「階」，而是在原點處的極點個數------「型」。

環路雜訊性能
鎖相環路無論工作在哪種應用場合，都不可避免地受到雜訊和干擾的作用。雜訊和干擾的來源主要有兩類：一類是與信號一起進入環路的輸入雜訊與諧波干擾。輸入雜訊包括信號源或信道產生的白高斯雜訊、環路作載波提取用時信號調制形成的調制雜訊，另一類是環路部件產生的內部雜訊與諧波干擾，以及壓控振盪器控制端感應的寄生干擾等，其中壓控振盪器內部的雜訊是主要的雜訊源。
雜訊與干擾的作用必然會增加環路捕獲的困難，降低跟蹤性能，是環路輸出相位產生隨機的抖動。若環路用作頻率合成信號源與微波固態信號源，則輸出頻譜不純，短期頻率穩定度變差；若環路用作數據機，則輸出信噪比下降，較強的干擾與雜訊還會使環路發生跳周和失鎖的概率加大，以致出現門限效應。

環路捕獲性能
捕獲概念 在開機、換頻、和由開環到閉環，一開始環路總是失鎖的，因此環路需經由失鎖進入鎖定的過程。通常把使環路進入鎖定的過程稱為捕獲。
在我們應用的鎖相環中，存在相位捕獲和頻率捕獲兩個捕獲過程。
自捕獲和輔助捕獲 如果環路依靠自己的控制能力達到捕獲鎖定，稱這種捕獲過程為自捕獲。若環路藉助於輔助電路才能實現捕獲鎖定，則稱這種捕獲過程為輔助捕獲。
在固定頻率輸入下，視固有頻差 的大小，二階環路有產生穩定的差拍狀態和進入鎖定兩種可能性。保證環路必然進入鎖定的最大固有頻差值，稱為捕獲帶。由於二階環的捕獲過程包含頻率捕獲和相位捕獲兩個過程，通常又把保證環路只有相位捕獲一個過程的最大固有頻差值，稱為快捕帶。頻率捕獲所需的時間，稱為頻率捕獲時間（或頻率牽引時間）。相位捕獲所需要的時間稱為快捕時間（或相位捕獲時間）。通常頻率捕獲時間總是遠大於相位捕獲時間的，所以一般所說的捕獲時間，就是指頻率捕獲時間，而不考慮相位捕獲時間的影響。
依靠環路的自身捕獲，捕獲時間長，捕獲帶窄，另外還可能出現延滯、假鎖等不能可靠捕獲的現象。因此研究各種有效的輔助捕獲方法，是十分必要的。
為改善環路捕獲性能，總希望捕獲帶越寬越好，捕獲時間越短越好。為了加大環路的捕獲帶，應提高環路的增益K或者增加濾波器的帶寬。為縮短環路的捕獲時間，除用與前者相同的措施以外，還可設法減小作用到環路上的起始頻差。但是加大環路增益或濾波器帶寬往往是與提高環路的跟蹤性能和濾波性能的要求相矛盾的。一般在設計還路時，總是優先考慮環路的跟蹤性能和濾波性能，而對捕獲性能的要求，則採用一些輔助捕獲的方法來得到滿足。此外，為了有效地克服延滯與假鎖，在環路中也往往要求加入輔助捕獲裝置。
主要介紹輔助頻率捕獲方法：
它的基本出發點是：（1）減小作用到環路上的起始頻差使之快速落入快捕帶內，達到快速鎖定。屬於這方面的有人工電調、輔助掃描、輔助鑒頻和鑒頻鑒相等幾種方法；（2）使用兩種不同的環路帶寬和增益，捕獲時使環路具有較大的帶寬和增益，鎖定以後是環路帶寬或增益減小。這就是所謂的變帶寬和變增益法。

三.電路實解
（一）．鑒相器
鑒相器是鎖相環路的關鍵部件。在頻率合成器中所採用的鑒相器主要有正弦波相位檢波器與脈沖取樣保持相位比較器兩種。
1) 正弦波相位檢波器這種鑒相器實際上是一個平衡混頻器,它的原理圖如下:
但是它是一種要求平衡度比較高的檢波電路,平衡對稱性很重要。它容易形成紋波輸出,這對數字鎖相環路特別有害,因為它將使鎖相環路輸出混有雜散信號所以數字式頻率合成器常採用下面的脈沖抽樣保持鑒相器。
2) 脈沖抽樣保持相位比較器
下圖為這種相位比較器的基本方框圖:

它有以下兩個優點:
(1) 輸出紋波電壓小。
(2) 相位比較可在360°范圍內進行。
首先將參考標准頻率 和VCO的頻率 的電壓都形成脈沖。頻率為 的脈沖用來控制一個開關電路,使電容 產生周期性的充、放電，形成如下圖（a）的鋸齒形波電壓：
電 (a) 處產生的鋸齒波電壓（頻率= ）
壓

t
電 （b）抽樣脈沖（頻率= ）
壓 t
(c) 誤差信號
電
壓
t
由於 ，顯然，抽樣脈沖周期 與鋸齒波電壓的周期 是相等的。抽樣脈沖的作用是控制抽樣開關，使它在脈沖存在時接通，因而記憶電容 上所獲得的電壓即等於這一瞬間的鋸齒波電壓 。當抽樣脈沖為零時，抽樣開關斷路， 上既保持原充電電壓 ，如圖（c）所示。如果VCO頻率略有變化（亦即失步時），即相當於抽樣脈沖在中心位置略有擺動，這就引起誤差電壓值 的變化，從而控制VCO的頻率，使之恢復到准確的數值（即恢復同步）。 最大的變動范圍可從 到 ，相當於抽樣脈沖位置變動360°。實際上，鋸齒波電壓不是如圖(a)的理想情況（ 的放電時間等於零），而是有一定的放電時間的，因而鎖相范圍小於360°。
（二）．電荷泵(Charge Pump)
如下圖所示電荷泵(Charge Pump)示意圖：
電荷泵的的作用主要是：給鎖相環路提供理想恆定的電流源，保持良好的線性關系，使得頻率范圍易於控制。圖中電容Cp的作用主要是降低雜訊干擾。增加R2主要是保證電荷泵的穩定性。
（三）．低通濾波器
下圖是低通濾波器示意圖：

圖中C4這一階的作用是進一步降低電荷泵的相位雜訊。Cp是保證瞬時特性，使得環路更好得跟蹤輸入頻率的變化。
對VCO的要求：具有高的頻譜精度；電壓頻率具有線性傳輸特性；頻率穩定；低功耗。
（四）．閉環傳輸函數的計算（ADI SIM PLL 軟體）

環路濾波器參數的設置
ADI Sim PLL V3.0使應用工程師從繁雜的數學計算中解脫出來。我們只要輸入設置環路濾波器的幾個關鍵參數，ADI Sim PLL就可以自動計算出我們所需要的濾波器元器件的數值。這些參數包括，鑒相頻率PFD，電荷泵電流Icp，環路帶寬BW，相位裕度，VCO控制靈敏度Kv，濾波器的形式（有源還是無源，階數）。計算出的結果往往不是我們在市面上能夠買到的元器件數值，只要選擇一個最接近元器件的就可以。
通常環路的帶寬設置為鑒相頻率的1/10或者1/20。
相位裕度設置為45度。
濾波器優先選擇無源濾波器。
濾波器開環增益和閉環增益以及相位雜訊圖之間的關系。閉環增益的轉折頻率就是環路帶寬。相位雜訊圖上，該點對應於相位雜訊曲線的轉折頻率。如果設計的鎖相環雜訊太大，就會出現頻譜分析儀上看到的轉折頻率大於所設定的環路帶寬。
不同的廠家會提供不同的計算方法，下邊是一個經驗計算式。
三階：F1(s)= ( 1+C2R2)/s(C2R2Cps+C2Cp)
四階：F(s)= F1/(1+C4R4s)
設Kv為VCO的增益，Kp為鑒相器的增益，α,β均取經驗值3-4。可由下式計算：
ωc=KvKp/N.(R2C2)/(C2+Cp) 又Cp<<C2,
R2=Nωc/KvCv, C2=α/R2ωc,Cp=1/βR2ωc.
（五）．下圖為鎖相環路的分頻

（六）．LBW及雜訊計算
LBW是鎖相環的的開環帶寬，一般來講，它是進入鑒相器參考頻率的十分之一。由上圖可知，13MHz除頻後為200KHz,GSM的LBW為20KHz,鎖相時間小於577µs.

雜訊計算如下圖：
ΦNR ΦNθ ΦNV

ΦNr是參考信號的雜訊，φNθ是鑒相器帶來的雜訊，φNv是VCO帶來的雜訊
φ=KvF(s)( φNr+φNθ)/ s(1+KvF(s)/Ns) + φNθ/(1+KvF(s)/Ns)
= G(z)(φNr+φNθ) + Gr(z)φNθ
G(z)是低通傳輸函數，Gr(z)是高通傳輸函數。

❸ 怎樣用Quartus II 的鎖相環將50MHZ分為240HZ

240Hz相對於你的50MHZ有晶振頻率很高，所以自己偏一個就可以，用quartus自帶的PLL實現的話輸出頻率是受輸入頻率限制的，真想用自帶PLL實現的話只能用多個PLL實現，這樣太浪費資源了！